Da la descripción verilog del restador completo de 1 bit (descripción del proceso)
El restador de totales tiene tres entradas y dos salidas
Entrada:
Minuendo a
Minuendo b
Tomar prestado carry_in de entrada
Salida:
Resultado del bit actual c
Tomar prestado carry_out de salida
1 Mirar primero Tomar prestado carry_out de entrada
Cuando el minuendo a es menor que la suma de la entrada de préstamo carry_in y el sustraendo b, se requiere un préstamo
assign carry_out = (a amp; carry_in amp; b ) (!a amp; (carry_in | b)); // Cuando a es 1, tanto carry_in como b deben ser 1 antes de que se requiera el préstamo. Si a es 0, siempre que uno de carry_in y b sea 1, se requiere un préstamo
2. Mire la salida de bits actual c
assign c = (!( carry_in^b) )^a; //El resultado de carry_in y b es exclusivo o a. De hecho, puedes obtener este resultado haciendo una tabla de verdad