¿Cuál es el proceso de diseño de chips de diseño de circuitos integrados?

Escribe tu propio entendimiento basándose en los conocimientos que tienes. No existen límites estrictos entre el diseño front-end (también llamado diseño lógico) y el diseño back-end (también llamado diseño físico). El diseño relacionado con la tecnología es diseño back-end.

1. Formulación de especificaciones

Las especificaciones del chip, al igual que la lista de funciones, son requisitos de diseño presentados por los clientes a la empresa de diseño de chips (llamada Fabless, una empresa de diseño sin fábrica). los requisitos funcionales y de rendimiento específicos que el chip debe alcanzar.

2. Diseño detallado

Fabless elabora soluciones de diseño y arquitectura de implementación específica según las especificaciones solicitadas por los clientes, y divide las funciones del módulo.

3.Codificación HDL

Utilice el lenguaje de descripción de hardware (VHDL, Verilog HDL, las empresas de la industria generalmente usan este último) para describir e implementar funciones del módulo en el código, es decir, implementar el real Las funciones del circuito de hardware se describen mediante el lenguaje HDL para formar un código RTL (nivel de transferencia de registro).

4. Verificación de simulación

La verificación de simulación consiste en probar la exactitud del diseño de codificación, y el estándar de prueba es la especificación establecida en el primer paso. Vea si el diseño cumple con precisión todos los requisitos de las especificaciones. Las especificaciones son el estándar de oro para determinar si el diseño es correcto. Si algo viola o no cumple con las especificaciones, es necesario revisar el diseño y la codificación.

La verificación del diseño y la simulación son procesos iterativos hasta que los resultados de la verificación muestran el pleno cumplimiento de las especificaciones.

Herramienta de verificación de simulación VCS de Synopsys.

5. Síntesis lógica - Compilador de diseño

Después de pasar la verificación de la simulación, se procede a la síntesis lógica. El resultado de la síntesis lógica es traducir el código HDL diseñado e implementado en una lista de red a nivel de puerta (netlist). La síntesis requiere establecer restricciones, que son los estándares que desea que cumpla el circuito sintetizado en términos de área, tiempo y otros parámetros objetivo. La síntesis lógica debe basarse en una biblioteca de síntesis específica. En diferentes bibliotecas, el área y los parámetros de temporización de la celda estándar básica del circuito de puerta son diferentes. Por lo tanto, dependiendo de las bibliotecas integrales seleccionadas, los circuitos sintetizados serán diferentes en tiempo y área.

En términos generales, una vez completada la síntesis, es necesario volver a realizar la verificación de la simulación (esto también se llama post-simulación y la anterior se llama pre-simulación

). Compilador de diseño de la herramienta de síntesis lógica Synopsys.