El origen y la evolución del [[procesador SHARC]Original Temperatura del procesador
2 Historia del procesador SHARC
"SHARC" es la abreviatura de Super Harvard ARChitecture, que es el nombre que le da ADI a su procesador de punto flotante. El procesador SHARC se ha mejorado sobre la base de la arquitectura estándar de Harvard. No sólo facilita la transmisión de datos en el bus PM (memoria de programa), sino que también optimiza el rendimiento de los procesos de cálculo basados en bucles cerrados añadiendo una memoria caché de instrucciones. La arquitectura mejorada permite el acceso simultáneo a datos y coeficientes mientras se ejecutan instrucciones seleccionadas del caché de instrucciones, implementando así de manera eficiente el modo operativo de tres buses del procesador.
Como todos sabemos, el procesador SHARC deriva del ADSP-21020. Este DSP de datos únicos de instrucción única de punto flotante (SISD) es en realidad un núcleo informático independiente sin memoria integrada ni periféricos. Se accede a los espacios de memoria PM y DM (memoria de datos) a través de un bus externo conectado al chip SRAM, y el procesador se programa y depura a través de la interfaz JTAG.
ADSP-21020 puede funcionar a una frecuencia de reloj de 33 MHz y ejecutar instrucciones durante un ciclo. El ADSP-21020 puede utilizar un acumulador de 80 bits para completar operaciones de punto flotante de 32 o 40 bits y de punto fijo de 32 bits. Es un producto innovador introducido en el mercado por ADI en 1991. Esta tecnología central es el punto de partida del compromiso de ADI con el rendimiento y la innovación del punto flotante.
3 Integración e innovación: el nacimiento de SHARC
El primer procesador SHARC verdadero fue el ADSP-21060. Analog Devices ha desarrollado un procesador totalmente integrado basado en el producto principal ADSP-21020, que incluye procesadores de E/S y SRAM en chip para controlar el flujo DMA de los periféricos integrados.
El procesador de punto flotante ADSP-21060 entró en el mercado en 1994 y se consideraba el nivel más alto de rendimiento e innovación DSP en ese momento.
El núcleo SHARC puede realizar cálculos de hasta 40 MHz en un ciclo y agrega procesador de E/S, periféricos y memoria SRAM de 4 Mb de doble puerto sin agregar ninguna sobrecarga del núcleo. Transferencia de datos de alta velocidad entre ellos.
Para mejorar aún más el rendimiento y la escalabilidad del sistema para los usuarios finales, el equipo de diseño de Analog Devices se propuso crear un mecanismo que permitiera a los sistemas multiprocesador disfrutar de datos con una sobrecarga extremadamente baja. La lógica de puerto externo agrega un controlador de bus de clúster que permite una comunicación de datos paralela perfecta entre procesadores, con hasta 6 procesadores por clúster. Esta innovadora tecnología permite a los arquitectos de sistemas transferir grandes cantidades de datos directamente desde el procesador maestro a la memoria de un procesador esclavo designado con un ancho de banda de hasta 240 MBps, o utilizar el modo de transmisión para enviar datos directamente a todos los dispositivos esclavos del clúster.
La comunicación de alta velocidad entre procesadores también se puede lograr utilizando la tecnología de puerto de enlace patentada de ADI. Cada ADSP-21060 integra 6 puertos de enlace independientes para comunicación punto a punto, lo que permite 240 MBps adicionales de ancho de banda de E/S.
Con esta arquitectura verdaderamente equilibrada y funcionalidad ampliada, los procesadores SHARC se utilizan ampliamente en aplicaciones de computación intensiva, como imágenes médicas, radares militares y consolas de juegos electrónicos.
Puede que cueste creer que un procesador con esta característica ya estuviera en el mercado hace 15 años, ¡pero lo que es aún más sorprendente es que este procesador todavía sigue siendo utilizado por los usuarios! Este es un testimonio de la escalabilidad de la arquitectura SHARC y del compromiso de Analog Devices con la calidad y la satisfacción del usuario.
4 El procesador SHARC de segunda generación
El procesador SHARC de segunda generación lleva el rendimiento de procesamiento a un nuevo nivel. Extiende la arquitectura central a sistemas de datos múltiples de instrucción única (SIMD) y aumenta la frecuencia del reloj central a 100 MHz. Los procesadores de la serie ADSP-2116x siguen siendo totalmente compatibles con el código fuente del procesador SISD ADSP-2106x. Los usuarios pueden reproducir una unidad informática paralela recién agregada (archivo de registro + multiplicador + ALU + palanca de cambios con solo unas pocas modificaciones de código), que puede duplicarse. el índice de rendimiento del ciclo en comparación con la generación anterior SHARC.
Para facilitar la transmisión de datos a esta unidad informática recién agregada sin reducir el rendimiento del ciclo, los anchos de los buses de datos internos PM y DM se aumentaron a 64 bits y se creó un bus de 48 bits con un ancho de 1161. Integrado en el controlador ADSP-265438. Bit SDRAM para aumentar el ancho de banda de transmisión de datos de E/S, logrando así capacidades de transmisión de datos de hasta 600 MBps de ancho de banda.
Al igual que la generación anterior SISD SHARC, la segunda generación SHARC conserva la conexión perfecta de multiprocesadores que admiten la arquitectura del sistema de bus de clúster y la conexión punto a punto a través del puerto de enlace, lo que mejora el rendimiento. hoja de ruta más simple y clara.
Al igual que la generación anterior SISD SHARC, la familia de dispositivos SHARC de segunda generación se usa ampliamente en aplicaciones médicas, industriales y militares, y debido a su soporte para multiplexación por división de tiempo (TDM) y puerto serie en formato I2S ( SPORT) La integración adicional, el audio profesional y los equipos de audio para automóviles/electrónica de consumo de alta gama pueden aprovechar rápidamente el gran rango dinámico proporcionado por las operaciones de punto flotante del procesador.
5 El procesador SHARC de tercera generación
El procesador SHARC de tercera generación ha comenzado a saltar del espacio de aplicaciones multiprocesador y tomar la iniciativa para enfrentar nuevos desafíos. Debido a las ventajas obvias del procesamiento de punto flotante en aplicaciones de audio, el enfoque del desarrollo de la tecnología SHARC comenzó a cambiar hacia la adición de funciones de procesamiento en el chip al menor costo del sistema.
Los primeros procesadores desarrollados y comercializados con este objetivo fueron la serie ADSP-2126x. Al igual que el ADSP-2116x, el ADSP-2126x utiliza una arquitectura SIMD para maximizar el rendimiento informático. Además de duplicar el rendimiento del núcleo a 200 MHz, el procesador ADSP-21266 también es el primer producto de la serie SHARC que tiene una ROM de máscara integrada en el chip. La integración de 4 Mb de ROM reduce la complejidad y el costo del sistema, impulsando el DSP de punto flotante que alguna vez dio a la gente una impresión de "alto costo" al campo del audio de consumo.
Con el fin de reducir aún más la complejidad del diseño del sistema de hardware, ADI ha desarrollado un periférico innovador llamado "Digital Application Interface" (DAI). A diferencia de SHARC anterior y productos similares de la competencia, que tenían funciones de pin fijo, DAI permite a los usuarios asignar cualquier función periférica a cualquier pin externo que deseen. Para los sistemas de audio, esto significa que el dominio del reloj de audio se puede asignar a pines y enrutarse al puerto serie mediante software en cualquier momento cuando cambien los requisitos de entrada y salida del sistema. Esta flexibilidad puede reducir significativamente la cantidad de pines externos necesarios para admitir especificaciones específicas del sistema, lo que ayuda a simplificar el diseño de hardware y ayudar a los usuarios a reducir aún más los costos.
ADSP-2136x hereda las ventajas de ahorro de costos del ADSP-2126x y agrega métodos avanzados de integración de cadena de señal de audio. El rendimiento del núcleo mejora en más de un 60%, alcanzando los 333MHz, y la SRAM interna se puede aumentar a 3Mb. Además, la integración de muchos periféricos de audio, como el convertidor de frecuencia de muestreo asíncrono (ASRC) de alto rendimiento, el transceptor SPDIF y el motor de cifrado DTCP, optimiza aún más el rendimiento programable y el costo de BOM del sistema de audio, consolidando la posición de ADI en el mercado del audio. Posición de liderazgo. Esta serie de productos de alto rendimiento también integra una interfaz SDRAM de 32 bits con una frecuencia operativa de hasta 166MHz para aumentar el ancho de banda de E/S y facilitar el uso de memoria producida en masa para aplicaciones con uso intensivo de datos.
Basada en esta innovadora integración de sistemas de audio y liderazgo rentable, la serie SHARC de tercera generación no solo se usa ampliamente en el campo del audio profesional, sino también en aplicaciones de audio de consumo, como sistemas de cine en casa. y amplificadores AV) y desempeñó un papel importante a la hora de llevar al mercado los estándares de audio de alta definición de próxima generación (DTS Master Audio y Dolby Tru-HD).
6 La serie SHARC de cuarta generación: ADSP-2146x
El procesador SHARC de tercera generación ha logrado optimizar el rendimiento de costos, lo que ha llevado a los procesadores de punto flotante al nivel más alto de costos. efectivas Aplicaciones de consumo sensibles que antes se consideraban imposibles de utilizar costosos procesadores de punto flotante.
ADI se enfrenta ahora a un desafío interesante: ¿cómo mejorar aún más la rentabilidad de los procesadores de punto flotante?
Al definir la cuarta generación de procesadores, el equipo de desarrollo de productos se centró en los valores fundamentales que mantienen a SHARC a la vanguardia de la tecnología DSP de punto flotante:
Rendimiento líder en el mercado
p>●Equilibrio arquitectónico
●Escalabilidad del rendimiento
●Integración inteligente
Cada uno de estos aspectos clave se describe en detalle a continuación.
6.1 Mejora del rendimiento de ADSP-2146x
Basado en las mejoras en los núcleos de la serie ADSP-2136x, el equipo de desarrollo SHARC de Analog Devices estableció objetivos de rendimiento más altos y adoptó el proceso de silicio de 65 nm de TSMC para mejorar continuamente el rendimiento. optimizar el rendimiento y el equilibrio de costes. Después de una cuidadosa planificación y diseño de ingeniería, ADI lanzó oficialmente la serie de procesadores ADSP-2146x en junio de 2008. Su rendimiento central alcanza los 450MHz, casi un 30% más que el del competidor más cercano. Sin embargo, los equipos de diseño de Analog Devices no se contentaron solo con mejorar el rendimiento, sino que comenzaron a buscar formas innovadoras de mejorar significativamente el rendimiento informático y al mismo tiempo minimizar el impacto en el consumo de energía y el costo.
Muchos ingenieros utilizan el amplio rango dinámico proporcionado por los procesadores de punto flotante para implementar varios algoritmos, como detección de patrones, compresión/descompresión de datos, cifrado/descifrado y filtrado adaptativo. En muchos algoritmos computacionalmente intensivos, algunas unidades básicas de procesamiento de señales, como FFT, filtro FIR y filtro IIR, se han utilizado ampliamente y son la base de la mayoría de las aplicaciones de procesamiento de señales digitales.
Centrándose en estos componentes básicos del procesamiento de señales, Analog Devices ha comenzado a integrar estas capacidades en la arquitectura DMA 2146x para mejorar aún más el rendimiento de 450 MHz del núcleo SHARC.
Basándose en un modelo de programación simple, los ingenieros de DSP pueden tratar cada uno de estos "aceleradores" como un simple periférico. Cada acelerador está configurado con su propia memoria local para el almacenamiento de datos y coeficientes, por lo que no agrega sobrecarga al procesador central. Además, hay un conjunto de registros específicos del acelerador que se utilizan para configurar el acelerador, incluida información como direcciones iniciales de coeficientes y contadores en la memoria principal. Una vez completada la configuración, el programa comienza a ejecutarse en secuencia y el usuario solo necesita esperar la interrupción que indica el final del procesamiento.
El acelerador FIR incluye una memoria local de 1K palabras para almacenar coeficientes y otra memoria de 1K palabras para almacenar datos de líneas de retardo. La unidad aritmética FIR consta de cuatro unidades MAC (multiplicación y acumulación) paralelas, cada una de las cuales funciona a la mitad de la frecuencia del reloj central. Al utilizar acumuladores de precisión de 80 bits, la unidad aritmética puede realizar procesamiento de punto flotante de 32 bits o de punto fijo de 32 bits. En teoría, además de los 2,7GFlops de rendimiento proporcionados por el núcleo, este motor también puede proporcionar 1,8GFlops de potencia de procesamiento. Por lo tanto, el rendimiento de punto flotante disponible generalmente se duplicará para los productos de cuarta generación en comparación con los productos de tercera generación.
El acelerador FIR se puede utilizar en modo de iteración única, lo que significa que la implementación completa del filtro puede caber en la memoria local (longitud del filtro