¿Cuál es la importancia de DRAM tWR en el ajuste de la latencia de la memoria en BIOS?
Referencia:
Tiempo de memoria
Un parámetro generalmente almacenado en el SPD de la tarjeta de memoria. El significado de los cuatro números 2-2-2-8 es: latencia CAS (valor CL para abreviar), que es uno de los parámetros importantes de la memoria. Algunas marcas de memoria imprimirán el valor CL en la etiqueta del módulo de memoria. Retraso de ras a cas (TRCD), el tiempo de retraso para transferir una dirección de fila de memoria a una dirección de columna. Retraso de precarga de fila (Trp), retraso cas del estroboscópico de dirección de fila de memoria. Retardo de activación de fila (tras), retraso de estroboscópico de dirección de fila de memoria. Estos son los cuatro ajustes de sincronización que más preocupan a los jugadores y se pueden configurar en el BIOS de la mayoría de las placas base. Los fabricantes de módulos de memoria también planean introducir módulos de memoria de overclocking de baja latencia que estén por debajo de los estándares de certificación JEDEC. Con la misma configuración de frecuencia, la tarjeta de memoria de menor orden, "2-2-2-5", puede ofrecer un rendimiento de memoria mayor que "3-4-4-8", entre 3 y 5 puntos porcentuales.
Al introducir los parámetros de sincronización de la configuración de la memoria en algunos artículos técnicos, los parámetros correspondientes a los números "A-B-C-D" son generalmente "CL-tRCD-tRP-tRAS". Ahora entiendes lo que significa "2336", ¿verdad? ! _La siguiente es una introducción a estos parámetros y otros parámetros que afectan el rendimiento de la memoria en la configuración del BIOS:
1 Configuración de la secuencia de retardo de la memoria "CL-tRCD-tRP-tRAS"
. Primero debe abrir la configuración manual en el BIOS y buscar "Sincronización DRAM opcional" en la configuración del BIOS. Otras descripciones que pueden aparecer en la configuración del BIOS son: configuración automática, DRAM automática, temporización opcional, configuración de temporización SPD, etc. Establezca su valor en "Menual" (Encendido/Apagado o Habilitado/Deshabilitado, dependiendo del BIOS). Si desea ajustar el tiempo de la memoria, primero debe abrir la configuración manual y luego aparecerá automáticamente una lista detallada de los parámetros de tiempo:
Comando por reloj (CPC)
Configuraciones opcionales: automático, habilitado (1T) y deshabilitado (2T).
Los comandos por reloj (CPC: tasa de comando, también traducido como: retraso del primer comando) generalmente se describen como tasa de comando DRAM, tasa CMD, etc. Debido al direccionamiento actual de la memoria DDR, primero se debe seleccionar el banco P (a través de la señal de selección del chip CS en el DIMM), seguido de la activación del banco L/fila y la selección de dirección de columna. El significado de este parámetro se refiere al tiempo que se tarda en emitir un comando de activación de línea/banco L específico después de seleccionar el banco P. La unidad es el ciclo de reloj.
Obviamente, cuanto más corto, mejor. Sin embargo, a medida que aumentan los módulos de memoria en la placa base, la carga en el chipset de control también aumenta y el intervalo de comando es demasiado corto, lo que puede afectar la estabilidad. Por lo tanto, cuando tienes mucha memoria conectada y se vuelve inestable, necesitas ajustar este parámetro por un período de tiempo más largo. Actualmente, la mayoría de las placas base configurarán automáticamente este parámetro.
El valor predeterminado de este parámetro es Desactivar(2T). Si la calidad de la memoria del reproductor es buena, se puede configurar en Habilitar (1T).
Control de retardo CAS (tCL)
Configuraciones opcionales: automático, 1, 1.5, 2, 2.5, 3, 3.5, 4, 4.5.
Generalmente cuando buscamos los parámetros de temporización de la memoria, como la secuencia numérica "3-4-4-8", el parámetro correspondiente a la secuencia numérica anterior es "CL-tRCD-tRP- tRAS". Este 3 es el parámetro 1, que es el parámetro CL.
Control de retraso CAS (también conocido como tCL, CL, tiempo de retraso CAS, CASTING Delay), el retraso CAS es "el retraso del controlador de direcciones antes de las operaciones de lectura y escritura de la memoria". CAS controla el tiempo desde que se recibe una instrucción hasta su ejecución. Debido a que CAS controla principalmente direcciones hexadecimales o direcciones de columna en la matriz de memoria, es el parámetro más importante y debe establecerse lo más bajo posible bajo la premisa de estabilidad.
Memoria de direcciones basada en filas y columnas.
Cuando se activa la solicitud, inicialmente es tRAS (Retraso de precarga activa). Una vez completada la precarga, la memoria realmente comienza a inicializar RAS. Después de activar tRAS, RAS (Row Address Strobe) comienza a direccionar los datos requeridos. Primero se inicializa la dirección de la fila, luego tRCD, el ciclo finaliza y luego se accede a la dirección hexadecimal exacta de los datos requeridos a través de CAS. El tiempo desde el inicio de CAS hasta el final de CAS es el retraso de CAS. Entonces CAS es el último paso para encontrar los datos y el parámetro de memoria más importante.
Este parámetro controla cuántos ciclos de reloj debe esperar la memoria después de recibir una instrucción de lectura de datos antes de ejecutar la instrucción. Al mismo tiempo, este parámetro también determina el número de ciclos de reloj necesarios para completar la primera parte de la transferencia durante una transferencia de ráfaga de memoria. Cuanto menor sea este parámetro, más rápida será la velocidad de la memoria. Es importante tener en cuenta que parte de la memoria no puede funcionar con baja latencia y es posible que se pierdan datos. Entonces, aunque les recuerdo a todos que establezcan el retraso de CAS en 2 o 2,5, si es inestable, solo se puede mejorar aún más. Y aumentar el retraso puede hacer que la memoria funcione a una frecuencia más alta, por lo que cuando necesite overclockear la memoria, debe intentar aumentar el retraso CAS tanto como sea posible.
Este parámetro tiene el mayor impacto en el rendimiento de la memoria. Bajo la premisa de garantizar la estabilidad del sistema, cuanto menor sea el valor CAS, más rápidas serán las operaciones de lectura y escritura de la memoria. Un valor CL de 2 le brindará el mejor rendimiento, mientras que un valor CL de 3 mejorará la estabilidad de su sistema. Tenga en cuenta que los chips WinbondBH-5/6 no se pueden configurar en 3.
Retraso de RAS# a CAS# (tRCD)
Configuraciones opcionales: automático, 0, 1, 2, 3, 4, 5, 6, 7.
Este valor es el segundo parámetro en los parámetros de sincronización de memoria "3-4-4-8", que es el 65438.º 0.º 4. El retraso de RAS# a CAS# (también conocido como tRCD, retraso de RAS a CAS, activo a CMD) representa "el tiempo de retraso desde el direccionamiento de fila hasta el direccionamiento de columna. Cuanto menor sea el valor, mejor será el rendimiento". Al leer, escribir o actualizar la memoria, es necesario insertar un ciclo de reloj retrasado entre estas dos señales de pulso. En la especificación JEDEC, es el segundo parámetro. Reducir este retraso puede mejorar el rendimiento del sistema. Se recomienda establecer este valor en 3 o 2, pero si el valor es demasiado bajo, también provocará inestabilidad en el sistema. Cuando el valor es 4, el sistema estará en el estado más estable, mientras que cuando el valor es 5, es demasiado conservador.
Si el rendimiento de overclocking de tu memoria es deficiente, puedes establecer este valor en el valor predeterminado de tu memoria o intentar aumentar el valor tRCD.
Tiempo mínimo de actividad RAS# (tRAS)
Configuraciones opcionales: automático, 00, 01, 02, 03, 04, 05, 06, 07, 08, 09, 10, 11 , 12, 13.
Este valor indica que el valor es el último parámetro en los parámetros de temporización de memoria "3-4-4-8", que es 8. Tiempo activo mínimo de RAS# (también conocido como tRAS, retardo activo para precarga, tiempo activo de fila, estado de espera de precarga, retardo activo de fila, retardo de precarga de fila, tiempo activo de RAS), que significa "el tiempo desde la fila de almacenamiento hasta la precarga más corta". período". Ajuste este parámetro según la situación específica. Generalmente nuestra mejor configuración es entre 5 y 10. Este parámetro depende de la situación real. Lo más grande y lo más pequeño no siempre son mejores.
Si el período de tRAS es demasiado largo, el rendimiento del sistema se reducirá debido a esperas innecesarias. Reducir el período tRAS hará que las direcciones de fila activas se vuelvan inactivas antes. Si el período de tRAS es demasiado corto, es posible que la transmisión en ráfaga de datos no se complete debido a la falta de tiempo suficiente, lo que puede provocar la pérdida o corrupción de datos. Este valor normalmente se establece en CAS retardo tRCD 2 ciclos de reloj. Si el valor de retardo CAS es 2 y el valor tRCD es 3, el valor tRAS óptimo debe establecerse en 7 ciclos de reloj.
Para mejorar el rendimiento del sistema, el valor de tRAS debe reducirse tanto como sea posible, pero en caso de errores de memoria o fallas del sistema, se debe aumentar el valor de tRAS.
Si utiliza una placa base DFI, se recomienda que el valor tRAS sea 00, o un valor entre 5 y 10.
Tiempo de precarga de fila (tRP)
Configuraciones opcionales: automático, 0, 1, 2, 3, 4, 5, 6, 7.
Este valor es el tercer parámetro del parámetro de temporización de memoria "3-4-4-8", es decir, el segundo 4. El tiempo de precarga de fila (también conocido como tRP, precarga RAS, precarga a activo) significa "retraso cas del controlador de dirección de fila de memoria". Cuanto menor sea el parámetro de precarga, más rápida será la velocidad de lectura y escritura de la memoria.
TRP se utiliza para establecer cuánto tiempo debe cargarse el RAS antes de activar otra línea. Configurar el parámetro tRP por mucho tiempo da como resultado retrasos de activación demasiado largos para todas las filas; configurarlo en 2 reduce la latencia de cas y activa la siguiente fila más rápido. Sin embargo, configurar tRP en 2 es un requisito elevado para la mayoría de las memorias, lo que puede provocar la pérdida de datos antes de que se active la fila y el controlador de memoria no puede completar con éxito las operaciones de lectura y escritura. Para computadoras de escritorio, se recomienda establecer el valor del parámetro de precarga en 2 ciclos de reloj, que es la configuración óptima. Si es inferior a este valor, cada activación de un banco de memoria adyacente requiere 1 ciclo de reloj, lo que afectará el rendimiento de lectura y escritura de la memoria DDR, reduciendo así el rendimiento. Establezca este valor en 3 ciclos de reloj solo cuando el valor tRP sea 2 y el sistema sea inestable.
Si utilizas una placa base DFI, se recomienda que el valor tRP esté entre 2 y 5. Un valor de 2 le brindará el mayor rendimiento, un valor de 4 le brindará la mejor estabilidad al realizar overclocking y un valor de 5 será demasiado conservador. La mayoría de la memoria no puede usar el valor 2 y requiere overclocking para lograr este parámetro.
Tiempo de ciclo de hilera (tRC)
Configuraciones opcionales: automático, 7-22, valor de paso 1.
El tiempo de ciclo de fila (tRC, RC) representa el "tiempo de ciclo de fila SDRAM", que es el número mínimo de ciclos de reloj necesarios para todo el proceso, incluida la precarga para activar las celdas de fila.
La fórmula de cálculo es: tiempo de ciclo de fila (TRC) = tiempo mínimo de actividad de fila (TRAS) tiempo de precarga de fila (Trp). Entonces, antes de configurar este parámetro, necesita saber cuál es su valor tRAS y su valor tRP. Si tRC es demasiado largo, el rendimiento se verá degradado por retrasos innecesarios a la espera de que se active una nueva dirección después de completar un ciclo de reloj completo. Luego, una vez que el valor es demasiado pequeño, se puede iniciar un nuevo ciclo antes de que las celdas de la fila activadas estén completamente cargadas.
En este caso, aún se pueden producir pérdidas y daños en los datos. Por lo tanto, es mejor configurarlo de acuerdo con tRC = tRAS tRP. Si el valor tRAS del módulo de memoria es 7 ciclos de reloj y el valor tRP es 4 ciclos de reloj, entonces el valor tRC ideal debe establecerse en 11 ciclos de reloj.
Tiempo del ciclo de actualización de fila (tRFC)
Configuraciones opcionales: automático, 9-24, valor de paso 1.
El tiempo del ciclo de actualización de fila (tRFC, RFC) representa el "tiempo del ciclo de actualización de fila SDRAM", que es el número de ciclos de reloj necesarios para actualizar la unidad de fila. Este valor también indica el intervalo de tiempo entre el envío de dos instrucciones de actualización (es decir, instrucciones REF) a otra fila de celdas en el mismo banco de memoria. Cuanto menor sea el valor tRFC, mejor. Es ligeramente superior al valor del código de informe de tiempo.
Si utilizas una placa base DFI, el valor tRFC no puede llegar a 9. 10 es la configuración óptima y 17-19 es el valor recomendado para overclocking de memoria. Se recomienda probar este valor comenzando desde 17 y disminuyendo. El valor más estable es tRC más 2-4 ciclos de reloj.
Retraso de fila a fila (retardo de RAS a RAS) (tRRD)
Configuraciones opcionales: automático, 0-7, incrementando en 1 para cada nivel.
El retraso de fila a fila, también conocido como retraso de RAS a RAS (tRRD), significa "retraso de unidad de fila a unidad de fila". Este valor también indica el intervalo de tiempo entre dos instrucciones de activación (es decir, instrucciones REF) enviadas a la misma unidad de fila en el mismo banco de memoria. Cuanto menor sea el valor tRRD, mejor.
Cuanto menor sea la latencia, más rápido se activará el siguiente banco de memoria para lectura y escritura. Sin embargo, debido a que se requiere una cierta cantidad de datos, un retraso demasiado corto provocará una expansión continua de los datos. Para computadoras de escritorio, se recomienda establecer el valor tRRD en 2 ciclos de reloj, que es la configuración óptima y la expansión de datos en este momento se puede ignorar. Si es inferior a este valor, cada activación de un banco de memoria adyacente requiere 1 ciclo de reloj, lo que afectará el rendimiento de lectura y escritura de la memoria DDR, reduciendo así el rendimiento. Establezca este valor en 3 ciclos de reloj solo cuando el valor tRRD sea 2 y el sistema sea inestable.
Si utilizas una placa base DFI, un valor tRRD de 00 es el mejor parámetro de rendimiento y el overclocking de memoria 4 puede alcanzar la frecuencia más alta. Por lo general, 2 es el valor más adecuado, 00 parece extraño, pero alguien puede ejecutarlo de manera estable a 00-260MHz.
Tiempo de recuperación de escritura (tWR)
Configuraciones opcionales: automático, 2, 3.
Tiempo de recuperación de escritura (tWD) significa "retraso de recuperación de escritura". Este valor indica cuántos ciclos de reloj deben esperar antes de que se pueda completar una operación de escritura válida y una precarga en el banco activo. Este ciclo de reloj necesario se utiliza para garantizar que los datos del búfer de escritura se puedan escribir en la celda de memoria antes de que se produzca la precarga. Del mismo modo, una TWD demasiado baja mejora el rendimiento del sistema, pero puede provocar operaciones de precarga antes de que los datos se escriban correctamente en las celdas de memoria, lo que provocará pérdida y corrupción de datos.
Si está utilizando memoria DDR200 y 266, se recomienda establecer el valor de tWR en 2; si usa DDR333 o DDR400, establezca el valor de tWD en 3. Si utiliza una placa base DFI, se recomienda que el valor tWR sea 2.
Retraso de lectura de escritura (tWTR)
Configuraciones opcionales: automático, 1, 2.
Latencia de escritura para lectura (tWTR) se refiere a la "latencia de lectura para escritura". Samsung llama a esto "TCDLR (último dato en el comando de lectura)", que son los últimos datos que entran en el comando de lectura. Establece el ciclo de reloj que debe esperar entre la última operación de escritura válida y la siguiente operación de lectura de la misma celda en un módulo de memoria DDR.
El valor TWTR es 2, lo que reduce el rendimiento de lectura a frecuencias de reloj altas pero mejora la estabilidad del sistema. En este caso, el chip de memoria también está diseñado para funcionar a alta velocidad. En otras palabras, aumentar el valor tWTR permite que el módulo de contenido se ejecute más rápido que su velocidad predeterminada. Si usa DDR266 o DDR333, establezca el valor tWTR en 1; si usa DDR400, también puede intentar configurar el valor tWTR en 1 o cambiarlo a 2 si el sistema es inestable.
Ciclo de actualización
Configuraciones opcionales: automático, 0032-4708, el valor del paso no es fijo.
El período de actualización (tREF) se refiere al "período de actualización". Se refiere al ciclo de actualización del módulo de memoria.
Por favor, observe los ciclos de actualización correspondientes a diferentes parámetros en una misma memoria (unidad: microsegundos, es decir, una millonésima de segundo). ? El número aquí significa que no hay datos precisos correspondientes para este ciclo de actualización.
1552= 100mhz(?.?s)
2064= 133mhz(?.?s)
2592= 166mhz(?.?s)
p>
3120= 200mhz(?.?s)
-
3632= 100mhz(?.?s)
4128= 133mhz(? .?s)
4672= 166mhz(?.?s)
0064= 200mhz(?.?s)
-
0776= 100mhz(?.?s)
1032= 133mhz(?.?s)
1296= 166mhz(?.?s)
1560 = 200 mhz(?.?s)
-
1816= 100 mhz(?.?s)
2064= 133 mhz(?.
? s)
2336= 166mhz(?.?s)
0032= 200mhz(?.?s)
-
0388 = 100mhz(15,6us)
0516 = 133 MHz(15,6us)
0648= 166mhz(15,6us)
0780= 200mhz(15,6us)
-
0908 = 100 MHz (7,8 EE.UU.)
1032 = 133 MHz (7,8 EE.UU.)
1168 = 166 MHz (7,8 EE. UU.) Estados Unidos)
0016= 200 mhz (7.8us)
-
1536 = 100 MHz (3.9 Estados Unidos)
2048 = 133mhz(3,9us)
2560= 166mhz(3,9us)
3072= 200mhz(3,9us)
-
3684 = 100mhz (1,95us)
4196 = 133 MHz (1,95us)
4708= 166mhz(1,95us)
0128= 200mhz(1,95us)
Si se utiliza la opción automática, el BIOS de la placa base consultará en la memoria un chip muy pequeño llamado "SPD" (Detección de presencia en serie). El SPD almacena varios parámetros de trabajo relevantes de la memoria y el sistema determinará automáticamente los parámetros de trabajo de la memoria en función de la configuración más conservadora de los datos en el SPD. Si desea obtener el mejor rendimiento, debe configurar manualmente los parámetros del ciclo de actualización. En términos generales, 15.6us es adecuado para memoria basada en chips de memoria de 128 MB (es decir, una memoria con una sola capacidad de 16 MB), y 7.8us es adecuado para memoria basada en chips de memoria de 256 MB (es decir, una memoria con una sola capacidad). de 32 MB). Tenga en cuenta que si el período de actualización tREF no se configura correctamente, la celda de memoria perderá sus datos.
Además, según otros datos, cada bit almacenado en la memoria necesita ser actualizado periódicamente para recargarse. Si no se carga a tiempo, se perderán los datos. La DRAM es en realidad un condensador y la unidad de almacenamiento más pequeña es un bit. Se puede acceder a cada bit de la matriz de forma aleatoria. Pero si no hay ningún cargo, los datos sólo se pueden guardar por un corto tiempo. Por lo tanto, tenemos que actualizar una fila cada 15,6 us y reescribir los datos en cada actualización. Es por este motivo que a la DRAM también se le llama memoria no persistente. Generalmente, se utiliza un método de actualización síncrono solo de RAS (actualización de filas) para actualizar cada fila en secuencia. Al principio, actualizar una fila de la memoria Edo requería 15,6 us. Entonces, ¿el tiempo de actualización por columna para 2 Kb de memoria es 15,6? Línea S x2048 = 32 ms.
Si utilizas una placa base DFI, tREF es lo mismo que tRAS y no es un valor exacto. Generalmente, 15,6us y 3,9us pueden funcionar de forma estable, pero 1,95us reducirán el ancho de banda de la memoria. Muchos jugadores han descubierto que si la calidad de la memoria es buena, la mejor relación rendimiento/estabilidad se obtendrá cuando el ciclo de actualización tREF se establezca en 3120=200 mhz (?.?s).
Retraso de escritura de CAS# (tWCL)
Configuraciones opcionales: automático, 1-8.
Retraso de escritura CAS (tWCL), que significa "el retraso de escritura de instrucciones en el controlador de dirección de fila". La memoria SDRAM es de acceso aleatorio, lo que significa que el controlador de memoria puede escribir datos en cualquier dirección física. En la mayoría de los casos, los datos suelen escribirse en la página más cercana a la dirección de la columna actual. TWCL representa el retraso de escritura, excepto DDRII, que generalmente se puede configurar en 1T. Este parámetro es relativo al conocido tCL (CAS-Latency), que representa la latencia de lectura.
Entrelazado de bancos DRAM
Configuraciones opcionales: habilitar, deshabilitar.
Entrelazado de bancos de memoria DRAM significa "entrelazado de bancos de memoria DRAM". Esta configuración controla si el modo de entrelazado de memoria está habilitado. El modo entrelazado permite a los bancos variar los ciclos de actualización y acceso. Mientras un banco se actualiza, es posible que otro banco esté accediendo. Experimentos recientes han demostrado que los ciclos de actualización de todos los bancos de memoria están escalonados, lo que producirá un efecto de canalización.
Aunque el modo de acceso entrelazado solo funciona cuando se realizan solicitudes de direccionamiento consecutivas en diferentes bancos de memoria, si es en el mismo banco de memoria el procesamiento de datos es el mismo que si no se activa el acceso entrelazado. La CPU debe esperar a que se complete el primer procesamiento de datos y que se vacíe el banco de memoria antes de enviar otra dirección. Actualmente, todas las memorias admiten el modo entrelazado y recomendamos activar esta función si es posible.
Para las placas base DFI, esta configuración debe estar habilitada en cualquier caso, lo que puede aumentar el ancho de banda de la memoria. Deshabilitar el emparejamiento reduce el ancho de banda de la memoria pero hace que el sistema sea más estable.
Control de inclinación DQS
Configuraciones opcionales: automático, aumentar inclinación, reducir inclinación.
El control de retardo de tiempo DQS significa "control de diferencia horaria DQS". Un voltaje estable puede permitir que la memoria alcance una frecuencia más alta. Las fluctuaciones de voltaje causarán una mayor desviación. El fortalecimiento del control puede reducir la desviación, pero el voltaje en los flancos ascendente y descendente del DQS (señal de control de datos) correspondiente será demasiado alto. o demasiado bajo. Otro problema es que las señales de alta frecuencia provocarán retrasos en el seguimiento. La solución para la memoria DDR es aumentar el avance del reloj mediante una simple sincronización de datos.
DDRII introduce una tecnología más avanzada: buffer de E/S diferencial bidireccional, formando DQS. Diferencial significa utilizar una señal de pulso simple y un punto de referencia para medir la señal en lugar de comparar las señales entre sí. En teoría, las señales ascendentes y descendentes deberían estar perfectamente emparejadas, pero no es así. La desafinación del reloj y los datos crea un sesgo DQ-DQS.
Como se muestra en la siguiente figura.
Para las placas base DFI, se recomienda que aumentar la inclinación puede mejorar el rendimiento, mientras que reducir la inclinación puede aumentar la estabilidad, pero a expensas de cierto rendimiento.
Valor de inclinación DQS
Configuraciones opcionales: automático, 0-255, el valor del paso es 1.
Cuando activamos el control de inclinación DQS, esta opción se utiliza para establecer el valor aumentado o disminuido. Este parámetro no es muy sensible al impacto en el sistema. Para las placas base DFI, después de activar la opción "Aumentar inclinación", puede establecer el valor en un valor entre 50 y 255. Cuanto mayor sea el valor, más rápido será.
Intensidad de la unidad DRAM
Configuraciones opcionales: automático, 1-8, el valor del paso es 1.
La fuerza de la unidad DRAM (también conocida como: fuerza de la unidad) significa "fuerza de la unidad DRAM". Este parámetro se utiliza para controlar la intensidad de la señal del bus de datos de la memoria. Cuanto mayor sea el valor, mayor será la intensidad de la señal. Aumentar la intensidad de la señal mejora la estabilidad del overclocking. Sin embargo, una intensidad de señal alta no es necesariamente buena. El chip de memoria TCCD de Samsung tiene un mejor rendimiento con una señal baja.
Si se configura en automático, el sistema generalmente lo configurará en un valor más bajo. Para los chips que utilizan TCCD, el rendimiento será mejor. Pero este no es el caso de otras tarjetas de memoria. Según los resultados de la prueba de depuración en la placa base DFI NF4, 1, 3, 5 y 7 son todos parámetros débiles, siendo 1 el más débil. 2, 4, 6 y 8 son ajustes normales, siendo 8 el que proporciona la intensidad de señal más fuerte. Los parámetros recomendados para TCCD son 3, 5 o 7, y se recomienda configurar la memoria de otros chips en 6 u 8.
Configuraciones recomendadas para usuarios de DFI: los parámetros recomendados por TCCD son 3, 5 y 7, y se recomienda que otras memorias de chip sean 6 u 8.
Intensidad de la unidad de datos DRAM
Configuraciones opcionales: automático, 1-4, el valor del paso es 1.
La potencia de la unidad de datos DRAM representa la "potencia de la unidad de datos DRAM". Este parámetro determina la intensidad de la señal del bus de datos de la memoria. Cuanto mayor sea el valor, mayor será la intensidad de la señal. Se utiliza principalmente para aumentar la capacidad de control de la DRAM cuando se manejan lecturas de memoria de alta carga. Por lo tanto, si la memoria del sistema tiene una carga de lectura alta, este valor debe establecerse en Alto/Alto. Ayuda a overclockear el bus de datos de la memoria.
Pero si no está haciendo overclocking, aumentar la intensidad de la señal de la línea de datos de la memoria puede mejorar la estabilidad de la velocidad después del overclocking. Además, aumentar la intensidad de la señal del bus de datos de la memoria no mejora el rendimiento de SDRAM DIMM. Por lo tanto, a menos que tenga una carga de lectura alta en la memoria o esté intentando overclockear un DIMM, se recomienda establecer el valor de Intensidad de la unidad de datos DRAM en Bajo (Bajo/Bajo).
Para manejar flujos de datos pesados, es necesario mejorar las capacidades de control de la memoria. Puede configurarlo en Alto o Alto. Al hacer overclocking, aumentar este parámetro puede mejorar la estabilidad. Además, este parámetro tiene poco impacto en el rendimiento de la memoria. Por lo tanto, a menos que se realice overclocking, generalmente se recomienda a los usuarios configurarlo en Bajo/Bajo.
Configuración recomendada por el usuario de DFI: Se recomienda a los usuarios comunes utilizar el nivel 1 o 3. Si CPC está activado, cualquier parámetro superior a 1 puede ser inestable. Algunos usuarios pueden ejecutar CPC en 3 después de abrirlo. Después de que más personas apaguen el CPC, entre 2 y 4 podrán funcionar de manera estable. Por supuesto, el parámetro más ideal es activar el CPC y configurarlo en el nivel 4.
Retraso asíncrono máximo de fuerza
Configuraciones opcionales: automático, 0-15, el valor del paso es 1.
Fuerza máxima latencia asíncrona Hasta el momento no se ha encontrado ninguna explicación para este parámetro y se desconoce su función. Para sentir la experiencia de los internautas, podemos ver algunas diferencias cuando realizamos la última prueba en el Monte Everest. En mi BH-6, el parámetro de 8ns a 7ns difería en 1ns en los resultados de la prueba de latencia. Después de que se redujeron 6 ns de 7 ns, los resultados de la prueba se redujeron en 2 ns.
Configuración recomendada de la placa base DFI: El valor predeterminado en BIOS es 7ns, se recomienda ajustarlo entre 5-10. 6ns requiere más memoria. Se recomienda que los usuarios que utilizan chips BH-5 y UTT lo prueben, pero no es adecuado para TCCD. 7ns tiene requisitos más bajos y configurar UTT y BH-5 en 7n es más adecuado para overclocking. 8ns es pan comido para UTT y BH-5. A 8 ns, TCCD normalmente puede funcionar de manera estable en DDR600. Si desea overclockear a DDR640, debe configurarlo en 9ns o incluso más.
Leer el tiempo del preámbulo
Configuraciones opcionales: automático, 2,0-9,5, el valor del paso es 0,5.
El parámetro Tiempo de lectura del preámbulo indica el intervalo de tiempo entre el retorno del DQS (señal de control de datos) y el encendido del DQS nuevamente. Los primeros datos de memoria de Samsung muestran que este parámetro se utiliza para mejorar el rendimiento. La señal DQS es bidireccional, va del controlador gráfico al DDR SGRAM o del DDR SGRAM al controlador gráfico.
Configuración recomendada de la placa base DFI: Cuando el valor se establece en Auto en el BIOS, en realidad es el valor predeterminado 5.0. Se recomienda ajustarlo entre 4,0 y 7,0. Cuanto menor sea el valor, mejor.
Límite de ciclo inactivo
Configuraciones opcionales: automático, 0-256, sin valor de paso fijo.
El parámetro "límite de ciclo inactivo" significa "límite de ciclo inactivo". Este parámetro especifica el valor de memclock antes de forzar el cierre de una página de memoria abierta, es decir, el tiempo máximo permitido para forzar la recarga de una página de memoria antes de leerla.
Configuración recomendada de la placa base DFI: cuando el valor se establece en Auto en el BIOS, el valor predeterminado de 256 se implementa en este momento. Para obtener una memoria de buena calidad, pruebe con 16-32. Los productos Winbond BH-5 pueden funcionar de manera estable en 16. Cuanto menor sea el límite de velocidad en ralentí, mejor.
Contador Dinámico
Configuraciones opcionales: Auto, Activado y Desactivado.
El parámetro contador dinámico significa "contador dinámico". Este parámetro especifica si el contador del período de inactividad dinámico está activado o desactivado. Si se selecciona Habilitar, el valor del límite del período de inactividad se ajustará dinámicamente en función de la proporción de tráfico entre conflictos de páginas y páginas perdidas (PC/PM) cada vez que se ingresa a la tabla de páginas de memoria. Este parámetro está estrechamente relacionado con el límite del ciclo inactivo anterior. Cuando está habilitado, enmascara el límite del período de inactividad actual y lo ajusta dinámicamente en función de la aparición de conflictos.
Configuración recomendada de la placa base DFI: establezca el valor en BIOS en Auto y apagado, que es lo mismo que. Activar esta configuración puede mejorar el rendimiento, mientras que desactivarla puede hacer que el sistema sea más estable.
Omitir cola de lectura/escritura
Configuraciones opcionales: automático, 2x, 4x, 8x, 16x.
Omitir cola de lectura/escritura significa "ignorar la cola de lectura/escritura". Este parámetro especifica el tiempo para ignorar la cola de lectura/escritura de DCI antes de reescribir el optimizador y seleccionar la última operación para DCI (Interfaz de control de dispositivos). Este parámetro es similar al límite del ciclo inactivo anterior, excepto que el optimizador afecta la cola de lectura/escritura en memoria.
Configuración recomendada para la placa base DFI: El valor predeterminado en BIOS es 16x. Si su sistema es estable, mantenga este valor. Pero si es inestable o está overclockeado, sólo bajará a 4x o 2x o incluso menos. Cuanto mayor sea el valor, mayor será el rendimiento del sistema y cuanto menor sea el valor, más estable será el sistema.
Omitir valor máximo
Configuraciones opcionales: automático, 0x-7x, el valor del paso es 1.
Bypass Max significa "tiempo máximo de ignorar". Este parámetro representa la cantidad de tiempo que el optimizador puede ignorar antes de ingresar finalmente a DCQ (Cola de cadena de dependencia) antes de seleccionar un veto. Después de un estudio cuidadoso, creo que este parámetro afecta la conexión entre la memoria y el controlador de memoria de la CPU.
Configuración recomendada de la placa base DFI: El valor predeterminado en BIOS es 7x. Se recomienda 4x o 7x, ambos ofrecen buen rendimiento y estabilidad. Si su sistema es estable, mantenga este valor. Pero si es inestable o está overclockeado, sólo bajará a 4x o 2x o incluso menos. Cuanto mayor sea el valor, mayor será el rendimiento del sistema y cuanto menor sea el valor, más estable será el sistema.
Granularidad de 32 bytes
Configuraciones opcionales: Automático, Desactivado (8 pulsos) y Activado (4 pulsos).
Granularidad de 32 bytes significa "granularidad de 32 bits". Cuando este parámetro está desactivado, se puede seleccionar el contador de ráfagas y se puede optimizar el ancho de banda del bus de datos en el caso de acceso a datos de 32 bits. Por lo tanto, el mejor rendimiento se obtiene desactivando este parámetro.
Configuración recomendada de la placa base DFI: En la mayoría de los casos, se recomienda seleccionar la opción deshabilitada (8 ráfagas). Activar Habilitar (4burst) puede hacer que el sistema sea más estable.