Patente del generador de tres frecuencias de Suzhou
No se puede juzgar simplemente la velocidad de funcionamiento de una CPU por su frecuencia principal.
Aunque la frecuencia principal es sólo 1. El rendimiento real de la CPU es mucho mayor que el de las CPU anteriores.
La siguiente información se recopila en Internet.
La frecuencia principal más baja de los productos de microarquitectura central comienza en 1,76 GHz, y la versión de mayor velocidad del X6800 es de sólo 2,93 GHz. En comparación con el procesador Pentium de la generación anterior con núcleo Prescott, se ha reducido significativamente. . Los procesadores Core 2 se dividen en dos núcleos, con los modelos de gama baja E6300 y E6400 basados en el núcleo Allendale, y los otros tres modelos, a saber, E6600, E6700 y X6800, basados en el núcleo Conroe. El primero tiene un caché L2 de 2 MB y el segundo tiene un caché L2 de 4 MB, y otros parámetros son los mismos. Esta vez probamos el E6300 basado en el núcleo Allendale, usando 2 MB L2.
El diseño de la microarquitectura central tiene principalmente las siguientes características mejoradas:
canal de ejecución de 14 instrucciones;
para lograr alta frecuencia, el P4 anterior procesador con arquitectura NetBurst Se adopta un diseño de canalización de ejecución de instrucciones más profundo, como el nivel 20 de Williamette y NorthWood, el nivel 31 del núcleo Prescott y el nivel 17 de la arquitectura AMD K8. Una canalización más larga aumentará la frecuencia, pero el impacto negativo es que se desperdiciarán más ciclos de reloj en caso de falla de predicción de rama o golpe de búfer. Aunque el aumento de frecuencia puede compensar esta deficiencia, la frecuencia que se puede alcanzar ahora obviamente no es suficiente para compensar esta pérdida de rendimiento. Por lo tanto, la microarquitectura central está diseñada con un canal de ejecución de 14 instrucciones. Un canal más corto también acelerará el procesamiento de las instrucciones. Actualmente parece que se trata de una solución que tiene en cuenta la eficiencia y la rapidez.
Ejecución dinámica de área amplia:
Cuatro conjuntos de codificadores de instrucciones y tres unidades lógicas aritméticas: el diseño de microarquitectura central mejora los codificadores y las unidades lógicas aritméticas para mejorar la capacidad de procesamiento de instrucciones. En este sentido, también se han añadido todo un conjunto de características innovadoras. Por ejemplo, ejecución dinámica amplia, macrofusión, fusión de microoperaciones, etc. La amplia ejecución dinámica y la fusión de microoperaciones son tecnologías heredadas de la arquitectura de la generación anterior y luego mejoradas y optimizadas. En cuanto a la macrofusión, es la última incorporación para reducir el tiempo de ejecución de las instrucciones fusionando instrucciones ordinarias. Las tres tecnologías anteriores son la esencia del diseño para optimizar la eficiencia de ejecución de instrucciones de la microarquitectura central.
* * *Disfruta del caché inteligente:
En el pasado, la serie PD y PXE tenían cachés de segundo nivel independientes y los datos entre núcleos solo podían intercambiarse a través del bus del sistema. lo que sin duda ocupó Aumenta el ancho de banda del bus y genera retrasos, lo que no favorece una cooperación estrecha entre núcleos. Conroe tiene el mismo caché de nivel 2 que Yonah, y utiliza el caché L2 a través de un enrutador de bus compartido interno para eliminar la dependencia del bus del sistema. * * * El diseño de caché inteligente también equilibra bien el consumo de energía y el rendimiento. Bajo diferentes intensidades informáticas, la microarquitectura central puede apagar uno de los núcleos mientras utiliza la caché L2 de 4 MB en el otro núcleo. Cuando no se necesitan, algunas unidades de caché se pueden apagar para ahorrar energía.
Acceso inteligente a la memoria:
El acceso inteligente a la memoria incluye desambiguación de la memoria y captación previa avanzada. La desambiguación de la memoria permite que el núcleo prediga de forma inteligente los datos que se utilizarán en la memoria por adelantado, acortando así el tiempo de espera y mejorando la eficiencia. Después de la desambiguación de la memoria, los captadores previos configurados en la caché L1 y la caché L2 primero cargarán los datos requeridos en la caché. Estas dos tecnologías pueden maximizar el uso del ancho de banda del bus y reducir la congestión causada por los intercambios de datos en ráfagas.
La arquitectura AMD K8 añade un controlador de memoria, fortaleciendo el rendimiento de la memoria del procesador K8. Aunque Intel tiene la capacidad de agregar un controlador de memoria al núcleo, para los mercados de placas base integradas y portátiles con grandes cuotas de mercado, la integración del controlador de memoria en el chip Northbridge aprovechará mejor el rendimiento de los gráficos integrados y otros dispositivos en el futuro. También puede realizar un seguimiento de la actualización de la memoria. Después de agregar la tecnología de acceso a la memoria inteligente, la brecha de rendimiento en comparación con el controlador de memoria integrado se reducirá considerablemente.
Mejora avanzada de medios digitales:
La mejora avanzada de medios digitales es una mejora del conjunto de instrucciones SSE en la microarquitectura Intel Core, que permite que la microarquitectura Core maneje instrucciones de 128 bits.
En comparación con los procesadores tradicionales que solo pueden procesar instrucciones de 64 bits, la microarquitectura central solo necesita un ciclo de reloj para procesar instrucciones de 128 bits, por lo que el rendimiento del procesamiento de instrucciones de 128 bits se duplica. La tecnología avanzada de mejora de medios digitales mejorará significativamente la eficiencia al procesar datos del conjunto de instrucciones SSE u operaciones multimedia.