Medidor de frecuencia digital
1) Método de medición del ciclo: utilice el "método de medición del ciclo" para medir la frecuencia de la señal de entrada. En circuitos digitales, el borde de la señal medida se puede utilizar para proporcionar un tiempo de puerta hacia el interior. del circuito. Durante el tiempo de puerta, se mide la frecuencia de la señal de entrada. Se cuentan los flancos de una señal de reloj estándar de alta frecuencia proporcionada internamente por el sistema. Si la frecuencia de la señal medida es , la frecuencia de la señal de reloj de alta frecuencia estándar es y el valor de conteo medido es , entonces la frecuencia de la señal medida se puede obtener de acuerdo con la fórmula (1).
El diagrama de tiempos se muestra en la Figura 1.1.1:
2) Método de conteo: utilice el "método de conteo" para medir la frecuencia de la señal de entrada, es decir, dar una Tiempo de puerta fijo dentro del sistema. Utilice un contador para contar los bordes de la señal bajo prueba durante el tiempo de puerta. Si la frecuencia de la señal medida es , el tiempo de puerta interna es T y el valor de conteo medido es , entonces la frecuencia de la señal medida se puede obtener de acuerdo con la fórmula (2).
El diagrama de tiempos se muestra en la Figura 1.1.2:
Debido a que es muy difícil construir un circuito divisor de bits múltiples utilizando dispositivos lógicos pequeños y medianos en circuitos digitales, El método de conteo se elige para medir la frecuencia de la señal. Al configurar el tiempo de puerta interna T en 1 s, el valor de conteo del contador durante el tiempo de puerta es el valor de frecuencia de la señal que se está midiendo.
De acuerdo con los requisitos de diseño, el frecuencímetro digital necesita medir una señal de nivel TTL de hasta 100 kHz. Por lo tanto, el sistema de frecuencímetro digital proporciona una señal de conteo con un tiempo de puerta de 1 s al chip contador. a través del circuito de control lógico y se bloquea después de completar el conteo de 1 s. El valor de conteo obtenido por el contador se almacena y se muestra a través del tubo digital después de la decodificación por el decodificador. Una vez completado el bloqueo, se proporciona una señal clara al contador y luego el contador comienza la siguiente medición. El diagrama de bloques del diseño general del sistema se muestra en la Figura 1.2.1.
El circuito de base de tiempo es un multivibrador compuesto por un temporizador 555. El esquema del circuito se muestra en la Figura 2.1.1. Después de encender la alimentación, si el transistor de descarga T del temporizador 555 no está encendido en este momento, el condensador C1 se carga a través de las resistencias R1 y R2, y el circuito genera un nivel alto en este momento. Cuando el voltaje en el capacitor C1 alcanza , el circuito genera un nivel alto y, al mismo tiempo, se enciende el transistor de descarga T, el capacitor C1 se descarga a través de la resistencia R2 y el circuito genera un nivel bajo. Cuando el voltaje en el capacitor C1 cae a , la salida del circuito cambia a un nivel alto y, al mismo tiempo, el transistor de descarga T se apaga y el circuito funciona una y otra vez para generar una señal de base de tiempo.
El tiempo de nivel alto de la señal de base de tiempos está determinado por el tiempo de carga del capacitor, y su fórmula de cálculo es la siguiente:
El tiempo de nivel bajo de la señal de base de tiempos está determinado por el tiempo de carga del capacitor y su fórmula de cálculo.
Utilice un osciloscopio analógico para medir la salida de señal de base de tiempo por el circuito de base de tiempo. Los resultados de la medición del osciloscopio se muestran en la Figura 2.1.2. Según los resultados de la medición del osciloscopio, el tiempo de alto nivel de la señal de base de tiempo es de aproximadamente 1 segundo y el tiempo de bajo nivel es de aproximadamente 120 ms. La señal de base de tiempo cumple con los requisitos de diseño.
De acuerdo con los requisitos de diseño, se debe medir una señal de 100 kHz. Cuando se cuenta utilizando el método de conteo, el módulo de conteo debe poder contar al menos 100 k pulsos de borde en 1 s. Y debido a que el módulo de visualización es un tubo digital, para facilitar la visualización del tubo digital, cada chip contador debe diseñarse como un contador módulo diez, y seis contadores módulo diez deben conectarse en cascada al mismo tiempo para cumplir con los requisitos. requisitos de diseño. Sin embargo, cuando el módulo de conteo está en cascada con seis contadores, si se utiliza un contador síncrono, la carga de los pulsos de conteo puede aumentar, por lo que se selecciona el chip contador decimal asíncrono 74LS90. La tabla de funciones del chip se muestra en la Tabla 2.2. .1.
Según la tabla de funciones del chip, cuando R9(1) y R9(2) permanecen bajos, el contador se puede controlar controlando el nivel de los dos pines R0(1) y R0(2). estado de trabajo. Por lo tanto, la señal de conteo/borrado se ingresa al módulo de conteo a través del circuito de control lógico. Cuando la señal es de nivel alto, el contador cuenta. Cuando esta señal es baja, el contador se borra. Para realizar una conexión en cascada entre contadores, conecte el terminal de salida Q4 del contador de orden inferior al terminal de entrada CKA del contador de orden superior. Cuando el estado de conteo Q0Q1Q2Q3 del contador de orden inferior cambia de 1001 a 0000, es decir, el valor de conteo cambia de 9 a 0, Q4 generará una señal de flanco descendente y la ingresará al terminal CKA del contador de orden superior. realizar la función de transporte del contador de orden inferior al contador de orden superior. El diagrama de circuito del módulo de conteo se muestra en la Figura 2.2.2.
Después de agregar la señal de conteo/borrado y la señal medida al circuito, use un analizador lógico para medir la salida de uno de los chips contadores. El resultado de la salida se muestra en la Figura 2.2.3, donde A0. -A3 Correspondiente a los cuatro terminales de salida Q0-Q3 del chip contador respectivamente, A4 es la señal de conteo/borrado. Según los resultados de la medición, el contador puede contar normalmente cuando la señal de conteo es válida y mantener el estado claro cuando la señal clara es válida.
De acuerdo con el plan de diseño, el módulo de visualización de decodificación debe bloquear, decodificar y mostrar los resultados de conteo del contador a través del tubo digital. Para reducir la cantidad de chips, se selecciona el chip decodificador CD4511 con su propia función de bloqueo. La tabla de funciones de CD4511 se muestra en la Tabla 2.3.1.
Según la tabla de funciones CD4511, el tubo digital debe ser el tubo digital de cátodo ***. El circuito de control lógico ingresa la señal de decodificación enclavada al módulo de visualización de decodificación, es decir, el chip CD4511 siempre mantiene un nivel alto, e ingresa la señal de visualización de decodificación al extremo LE del chip. Cuando la señal de visualización de decodificación es de nivel alto, el módulo de visualización de decodificación se bloquea en el estado cuando el LE anterior = 0 y muestra el estado antes de que llegue el nivel alto. Cuando la señal de visualización de decodificación es de nivel bajo, el módulo de visualización de decodificación mostrará el estado. ser actualizado en tiempo real. El diagrama de circuito del módulo de visualización de decodificación se muestra en la Figura 2.3.2.
El circuito de compuerta necesita controlar si la señal medida puede ingresarse al módulo de conteo en función de la señal de compuerta. Cuando la señal de la puerta es de nivel alto, la señal medida normalmente puede ingresarse al módulo de conteo a través del circuito de la puerta. Cuando la señal de la puerta es de nivel bajo, la señal medida es bloqueada por la puerta y no puede pasar a través del circuito de la puerta.
De acuerdo con los requisitos de diseño del circuito de compuerta, se puede usar una compuerta NAND de dos entradas para controlar si la señal de compuerta controla si la señal medida ingresa al módulo de conteo. La Tabla 2.4.1 es la tabla de funciones de la puerta NAND cuádruple de 2 entradas 74LS00. Si la señal de la puerta se ingresa al terminal A de la puerta NAND y la señal medida se ingresa al terminal B de la puerta NAND, de acuerdo con su tabla de funciones, cuando la señal de la puerta es de nivel alto, la señal de salida de la puerta El circuito se invierte con la señal medida. Cuando la señal de la puerta es baja, la señal de salida del circuito de la puerta permanece alta, evitando que la señal medida entre en el módulo de conteo. El diagrama del circuito de la puerta se muestra en la Figura 2.4.2.
Introduzca la señal de puerta y la señal medida en el circuito de puerta y utilice un osciloscopio analógico para observar las formas de onda de la señal de salida y las dos señales de entrada, como se muestra en la Figura 2.4.3.
Como se muestra en la figura, la primera señal es la señal de salida del circuito de compuerta, la segunda es la señal medida y la tercera es la señal de compuerta. Cuando la señal de la puerta tiene un nivel alto, la señal medida normalmente puede enviarse al módulo de conteo a través del circuito de la puerta. Cuando el circuito de la puerta tiene un nivel bajo, la salida del circuito de la puerta permanece en un nivel alto, lo que hace que la señal medida no se pueda transmitir. al módulo de conteo, que satisface los requisitos de diseño.
Según el plan de diseño, el circuito lógico necesita generar una señal clara para controlar el módulo de conteo y una señal de bloqueo para controlar el módulo de visualización de decodificación de acuerdo con la señal de base de tiempo de entrada para lograr una frecuencia digital automática. Funciones de medición y actualización del medidor.
El módulo de visualización de decodificación necesita generar una señal de decodificación a través de un circuito de control lógico para realizar las funciones de enclavamiento de datos y actualización de datos para el módulo de visualización de decodificación. La señal de decodificación son los datos del resultado de la medición actual que se bloquean después de que se completa la medición del módulo de conteo antes de que la señal clara sea válida. Según la tabla de funciones del CD4511, la señal de bloqueo es válida en un nivel alto, es decir, el decodificador es válido en un nivel alto. La señal de entrada antes del nivel alto se bloquea y mantiene, y el bloqueo falla cuando ocurre el nivel bajo, es decir, la señal de salida se actualiza en tiempo real de acuerdo con los cambios en la señal de entrada. En el circuito de control lógico, para generar una señal de enclavamiento basada en la señal de base de tiempo, se utiliza un flip-flop monoestable no reactivable compuesto por 555.
La característica de un disparador monoestable es que el circuito tiene un estado estable y un estado estable temporal. Bajo la acción de la señal de activación, el circuito pasará de un estado estable a un estado estable temporal, pero el estado estable temporal no se puede mantener durante mucho tiempo debido a la función del enlace de retardo RC en el circuito. volverá automáticamente al estado estable después de un período de tiempo y obtendrá una onda rectangular con un ancho de pulso de. En un disparador monoestable, el ancho del pulso de salida es el tiempo de mantenimiento temporal del estado estable y su longitud depende de los valores de los parámetros de la resistencia R y el capacitor C en el circuito.
El circuito de disparo monoestable y la forma de onda operativa compuesta por 555 se muestran en la Figura 2.5.2.
En la figura, R y C son componentes de sincronización externos y la señal de activación de entrada está conectada al terminal de activación de bajo nivel (pin 2) de 555. En estado estable, la salida es de nivel bajo, es decir, cuando no hay señal de disparo (es de nivel alto), el circuito está en un estado estable y emite un nivel bajo. Bajo la acción del pulso negativo de , el terminal de disparo de bajo nivel es inferior a , la salida es de alto nivel, el transistor de descarga T se corta, el circuito entra en un estado estable temporal y comienza la sincronización. Durante el estado estacionario transitorio, la fuente de alimentación → R → C → tierra realiza la carga del capacitor y la constante de tiempo de carga T = RC aumenta exponencialmente. Cuando el voltaje a través del capacitor aumenta a , el terminal 6 tiene un nivel alto, la salida pasa a un nivel bajo, el transistor de descarga T se enciende y finaliza la carga del capacitor de sincronización C, es decir, finaliza el estado estacionario temporal. El circuito vuelve a su estado estable de nivel bajo. Cuando llega el segundo pulso de activación, se repite el proceso anterior.
De acuerdo con el principio del circuito de disparo monoestable 555 mencionado anteriormente, el tiempo desde el nivel cero hasta el aumento es el ancho de pulso del voltaje de salida, y su fórmula de cálculo se muestra en la Fórmula 5.
El diagrama esquemático del circuito de control lógico se muestra en la Figura 2.5.3, que transforma la señal de base de tiempos de entrada en una señal clara y una señal de enclavamiento.
Ingrese la señal de base de tiempo al circuito de control lógico y use un osciloscopio para medir las formas de onda de la señal de entrada y la señal de borrado de salida y la señal de enclavamiento, como se muestra en la Figura 2.5.4. La señal de retención se activa en el flanco descendente de la señal de base de tiempo y continúa hasta el siguiente flanco descendente de la señal de base de tiempo antes de convertirse a un nivel bajo. Al comparar la señal clara con la señal de base de tiempo, se encuentra que la señal clara es. El flanco ascendente generado en la señal de base de tiempo es relativamente corto y los resultados de la simulación cumplen con el plan de diseño.
El circuito del generador de onda cuadrada se basa en el multivibrador 555 como plantilla, y la frecuencia de la onda cuadrada de salida se cambia controlando la resistencia y capacitancia del multivibrador 555. Para conocer el principio específico del circuito multivibrador 555, consulte la Sección 2.2.1. De acuerdo con los requisitos de diseño, el diagrama esquemático del circuito del generador de ondas rectangulares se muestra en la Figura 2.6.1.
Utilice un frecuencímetro para medir la frecuencia de salida del generador de ondas rectangulares. La frecuencia máxima y la frecuencia mínima se muestran en la Figura 2.6.2.
Al diseñar el circuito de control lógico, el plan de diseño original era utilizar un disparador monoestable para generar una señal de pulso de alto nivel muy estrecha como señal de limpieza activando la señal de base de tiempo, y luego la señal de limpieza. Genera una señal de pulso de bajo nivel muy estrecha como señal de bloqueo a través de un flip-flop monoestable. Esta solución de diseño se basa en el hecho de que sólo cuando el disparador monoestable utilizado se activa por pulso, es posible hacer que el tiempo del estado estable transitorio del disparador monoestable sea menor que el ancho de pulso de la señal de disparo. Sin embargo, el circuito de disparo monoestable utilizado está construido con el chip del temporizador 555 como núcleo. De acuerdo con la tabla de funciones del chip del temporizador 555, como se muestra en la Tabla 3.1.1, el circuito de disparo monoestable construido con el temporizador 555 es eléctricamente. un circuito monoestable de disparo plano, por lo que se modifica el plan de diseño. Para el plan específico, consulte la Sección 2.5.1.
Al fabricar relojes de frecuencia, considerando que el circuito es relativamente complejo, si el circuito se construye sobre una placa perforada, la conexión del circuito será limitada y se utilizará una gran cantidad de puentes o cables Dupont para Conecte el circuito. La estabilidad y la confiabilidad son relativamente bajas. Por lo tanto, el circuito se implementa diseñando una PCB y fabricando una placa de circuito.
Sin embargo, debido a la falta de experiencia en el diseño de PCB, las líneas y pads de dos redes diferentes se colocaron demasiado cerca entre sí durante el cableado, lo que provocó cortocircuitos en algunos lugares de la placa de circuito producida. Pasé mucho tiempo solucionando problemas y resolviendo el problema del cortocircuito. Al colocar la resistencia limitadora de corriente entre el tubo digital y el CD4511, debido a negligencia, los valores de resistencia de las resistencias son desiguales, lo que resulta en un brillo desigual del tubo digital.
A través del diseño de este curso de frecuencímetro digital, he fortalecido mi comprensión de los circuitos digitales. Al diseñar el circuito del frecuencímetro, profundicé mi conocimiento de los circuitos secuenciales y los circuitos lógicos mediante la búsqueda de información. También aprendí a analizar sus funciones y parámetros, como el tiempo de configuración y el tiempo de espera, consultando la hoja de datos del chip. Se utiliza para seleccionar un chip que cumpla con las funciones de diseño. En cuanto al diseño de lógica secuencial del circuito, a través de este diseño me di cuenta de que la sincronización en el circuito digital juega un papel decisivo para que todo el sistema pueda funcionar normalmente. Los circuitos con diferentes funciones construidos utilizando el chip temporizador 555 utilizado en el diseño de circuitos de base de tiempo y circuitos de control lógico me dieron una comprensión directa de los circuitos monoestables y los circuitos astables.
En la simulación de circuitos, aprendí a utilizar Protues, un software de simulación de circuitos electrónicos, y observé y analicé la lógica de temporización del circuito a través de osciloscopios virtuales y analizadores lógicos.
Al crear el objeto físico, utilicé el software de diseño de circuitos EDA para diseñar la PCB y hacer la placa de circuito para completar la producción física. Durante el proceso de producción, gradualmente me familiaricé con el software y las habilidades de. PCB de dibujo. Al mismo tiempo, también descubrimos que si la simulación del circuito es exitosa, no significa necesariamente que no haya problemas en el circuito. Porque en los circuitos reales, los errores de parámetros de varios componentes y los defectos de soldadura tendrán un impacto en el circuito. Y debes comprobarlo cuidadosamente al realizar el circuito. Si hay un error en un lugar, todo el circuito perderá su función o incluso se quemará. Por lo tanto, al fabricar el producto real, debe tener suficiente cuidado para investigar la causa del fallo del circuito y corregirlo.
En tan solo unos días el curso de diseño, no solo profundizó mi dominio de los conocimientos básicos de los circuitos digitales, sino que también me permitió experimentar el proceso de diseño y producción de un circuito desde cero, lo que profundizó mi Comprensión de los conceptos básicos de los circuitos digitales. La comprensión del conocimiento profesional me da un mayor interés y motivación en aprender conocimientos profesionales.