¿Qué es el lenguaje Verilog? ¿Tiene un certificado en diseño de circuitos?

Descripción general de HDL (lenguaje de descripción de hardware)

Con el desarrollo de la tecnología EDA, se ha convertido en una tendencia utilizar el lenguaje de hardware para diseñar PLD/FPGA. Actualmente, los principales lenguajes de descripción de hardware son VHDL y Verilog HDL. VHDL se desarrolló anteriormente y su sintaxis es relativamente estricta, mientras que Verilog HDL es un lenguaje de descripción de hardware desarrollado en base al lenguaje C y su sintaxis es relativamente libre. En comparación con verilog HDL, las reglas de escritura de VHDL son más complejas que las de verilog, pero la sintaxis libre de Verilog también es propensa a errores por parte de algunos principiantes. Muchos estudiantes extranjeros de electrónica enseñarán VHDL a nivel de pregrado y Verilog a nivel de posgrado. Desde una perspectiva nacional, hay muchos libros de referencia para VHDL y es fácil encontrar información, mientras que hay relativamente pocos libros de referencia para Verilog HDL, lo que trae algunas dificultades para aprender Verilog HDL.

La siguiente es una introducción detallada a Verilog HDL.

Verilog HDL es un lenguaje de descripción de componentes desarrollado en base al lenguaje C más utilizado. Iniciado por Phil Moorby de GDA (Gateway Design Automation) a finales de 1983. Inicialmente, solo se diseñó una herramienta de verificación de simulación y, posteriormente, se desarrollaron gradualmente herramientas relacionadas de simulación de fallas y análisis de tiempos. En 1985, Moorby lanzó su tercer simulador comercial, Verilog-XL, que fue un gran éxito, permitiendo a Verilog HDL ganar rápidamente popularidad y aplicación. 1989 CADENCE adquiere GDA, convirtiendo a VerilogHDL en la patente exclusiva de la empresa. 1990 CADENCE Company lanzó públicamente Verilog HDL y estableció la organización LVI para promover Verilog HDL como un estándar IEEE, es decir, el estándar IEEE 1364-1995.

La característica más importante de Verilog HDL es que es fácil de aprender y utilizar. Si tiene experiencia en programación en lenguaje C, puede aprenderlo y dominarlo rápidamente en un corto período de tiempo, por lo que puede organizar la enseñanza del contenido Verilog HDL en cursos relacionados con el diseño ASIC. Dado que el lenguaje HDL en sí está diseñado específicamente para el diseño de hardware y sistemas, esta disposición permite a los alumnos adquirir experiencia en el diseño de circuitos reales al mismo tiempo. En comparación, aprender VHDL es más difícil. Sin embargo, la sintaxis gratuita de Verilog HDL también puede hacer que los principiantes cometan algunos errores, lo cual debe tenerse en cuenta.

¿Elegir VHDL o Verilog HDL?

Esta es la pregunta más común que hacen los principiantes. De hecho, no hay mucha diferencia entre los dos idiomas y sus capacidades descriptivas son casi las mismas. Después de dominar uno de los idiomas, podrás aprender rápidamente el otro mediante un estudio de corta duración. La elección del idioma depende principalmente de los hábitos de uso de las personas que te rodean, lo que puede facilitar el aprendizaje y la comunicación futuros. Por supuesto, si es un diseñador de ASIC, primero debe dominar Verilog, porque en el campo del diseño de circuitos integrados, más del 90% de las empresas utilizan Verilog para el diseño de circuitos integrados. Para los diseñadores de PLD/FPGA, hay dos idiomas para elegir.